# *Dispositivos Lógicos Programáveis*




**Prof. Raimes Moraes**

# Programmable Logic Devices PLD's

- Circuito integrado contendo um grande número de portas lógicas, flip-flops e registradores conectados internamente de acordo com configuração do usuário.

# Objetivos:

- Simplificar lay-out da placa.
- Simplificar montagem.
- Reduzir consumo de energia.
- Reduzir custos.
- Flexibilidade: alterar projeto ⇒ alterar configuração.

# Tipos de PLD's:

- PROM: Programmable Read-Only Memory
- PLA: Programmable Logic Array
- PAL: Programmable Array Logic
- FPLA: Field PLA
- FPGA: Field Programmable Gate Array
  - **(baseado em LUT + FLIP FLOP + realimentação)**
- CPLD: Complex PLD
  - **(baseado em PAL+FLIP FLOP+ realimentação)**

# Arquiteturas Básicas

- Simbologia para PLD:





FIGURE 63.1 Conventional diagram for an eight-input AND gate.





FIGURE 63.2 PLD notation for an eight-input AND gate.

# 1- PROM (Sem programação)





FIGURE 63.5 Conceptual diagram of a PROM.

# 1- PROM (Com programação)







**FIGURE 63.6** An example of a programmed PROM.

# 2- PLA (Sem programação)



# 2- PLA (Com programação)




$Y0 = A\,B + A'\,B'$ $\qquad$ $Y1 = C\,D' + C'\,D$

# 3- PAL (Sem programação)





FIGURE 63.7 Basic architecture of a PAL.

# 3- PAL (Com programação)





FIGURE 63.8 An example of a programmed PAL.

# Modos de Programação:

- Field Programmable:
  - OTPLD - One Time PLD ⇒ Fusível.
  - EPLD - Erasable PLD ⇒ Ultravioleta.
  - EEPLD - Electrically EPLD
  - SRAM - Configurado ao ser ligado.

- Mask Programmable:
  - Realizado pelo fabricante.

# Escala de Complexidade:

**TABLE 63.1** Complexity Ladder of Logic Devices

| Device | Complexity of a Single Chip | Restrictions on Realizable Functions | Initial Design and Cost of Design Changes | Unit Production Cost |
|---|---|---|---|---|
| SSI discrete gate chip | Lowest | None | High | High |
| MSI chip | | Very highly | High | High |
| PLD[a] | | Highly | Low | Moderate |
| Gate array[a] | | Moderately | Moderate | Low |
| LSI (PROM)[a] | | None | Very low | High |
| Custom chip | Highest | None | Very high | Very low |

[a] Field programmable.

# Escala de Complexidade:

| | | |
|---|---|---|
| **1965 - 1971** | **SSI e MSI** | **Até 3k Transistores** |
| **1972 - 1977** | **LSI** | **3k a 100k Transistores** |
| **1978-1991** | **VLSI** | **100k  a 100M** |
| **1991...** | **ULSI** | **Acima 100M** |

# Lógica Digital

- **Lógica Padrão**
  - SSI. Exemplo: portas lógicas básicas
  - MSI. Exemplo: Conversor BCD-7 Segmentos
- **Lógica Programável**
  - **PLD**
  - **FPGA**
    - *Application **S**pecific **I**ntegrated **C**ircuit*: Projetado para aplicação específica
    - Gate array: interconecta células lógicas pré-manufaturadas.
    - Standard Cell: projetado a partir de bibliotecas.
- *Custom Chip*

# Arquitetura Altera





Prof. Raimes Moraes

# Agenda


- Objetivo:
  - Apresentar as arquiteturas de famílias Altera
- Ementa:
  - Arquitetura MAX7000 (Multiple Array Matrix)
  - Arquitetura FLEX10K (Flexible Lgc. Elm. Matrix)
  - Arquitetura Cyclone II

# Família MAX 7000 (EPM7*xxx*)





- Alta velocidade (clock freq. de até 178,6 MHz).
- 44 a 208 pinos.  600 a 5000 portas lógicas.
- EPLD. Tecnologia EEPROM.
- Operação em 3.3-V ou 5.0-V
- Velocidades compatíveis com a especificação PCI.
- Interface de teste JTAG (suporte a ISP).
- Bit de segurança programável.

# Família MAX 7000 (EPM7*xxx*)





- PCI (***P**eripheral **C**omponent **I**nterconnect*): Padrão de barramento desenvolvido pela Intel.
- Opera com 32 bits (64) e 33 (66) MHz, transmitindo dados à taxa de 133 (532) Mbps.

# MAX7000
# Arquitetura




# MAX7000 Arquitetura




# MAX7000 Arquitetura

- As células lógicas são chamadas de **Macrocélulas**
- As macrocélulas são agrupadas em Blocos de Arranjo Lógico - **LABs** (16 macrocélulas por LAB)
- Os LABs são interligados através do Arranjo de Interconexão Programável - **PIA**
- Os pinos de I/O são ligados aos LABs e ao PIA através dos **Blocos de Controle de I/O**
- Existem caminhos rápidos para sinais de controle dedicados: *Clock* e *Clear* globais e *Output Enables*.


# MAX7000 Macrocélula



# Exemplo de Emprego



# Exemplo de Emprego



# MAX7000
# Macrocélula

- Possui três blocos funcionais:
  - Circuito lógico PLA (com cinco termos de produto)
  - Matriz de seleção de termos de produto
  - Flip-flop programável
- A matriz seleciona os termos de produto do arranjo lógico
  - implementação de função combinacional; ou
  - controle do flip-flop programável (*Clear*, *Clock*, ...)

# MAX7000
# Macrocélula

- O flip-flop pode ser programado para operar nos modos **`D`**, **`T`**, **`JK`** ou **`SR`**, ou ser ignorado para operações puramente combinacionais
- Cada flip-flop pode ser gatilhado de três formas:
  - *Clock* global
  - *Clock* global com *Enable*
  - *Clock* local implementado via termos de produto
- *Preset* e o *Clear* assíncronos podem ser gerados através dos termos de produto


# MAX7000
# Macrocélula

- O *Clear* pode também  ser o global
- A saída do flip-flop pode realimentar o PIA
- Até 20 p-termos podem ser usados para a implementar funções mais complexas pela Mcel:
  - **Expansores compartilhados**: termos de produto invertidos que realimentam o arranjo lógico.
  - **Expansores paralelos**: termos de produto tomados por empréstimo de macrocélulas do mesmo LAB.

# MAX7000
# Expansores Compartilhados

- São termos de produtos não utilizados em suas macrocélulas
- Podem ser compartilhados por quaisquer macrocélulas de um mesmo LAB
- Cada LAB possui até 16 expansores compartilhados


# MAX7000
# Expansores Compartilhados



# MAX7000
# Expansores Paralelos


- São termos de produto que podem ser alocados para macrocélulas vizinhas
- Até 20 termos de produto podem alimentar a porta **OR** da macrocélula:
  - cinco termos locais
  - quinze termos de macrocélulas vizinhas
- Cada macrocélula toma emprestados os termos de produto da macrocélula vizinha com índice imediatamente inferior ao seu no LAB

# MAX7000: Expansores Paralelos



# MAX7000
# Expansores Paralelos

- Princípio



# MAX7000 – Conexões para programação






*Table 3. JTAG Pins*


| Pin | Description | Function |
|---|---|---|
| TDI | Test data input | Serial input pin for data and instructions, which are shifted in on the rising edge of TCK. This signal needs to be externally pulled high during normal operation. |
| TDO | Test data output | Serial data output pin for instructions and data. Data is shifted out on the falling edge of TCK. This signal is tri-stated if data is not being shifted out of the device. |
| TMS | Test mode select | Input pin controls the IEEE Std. 1149.1 JTAG state machine and is evaluated on the rising edge of TCK. This signal needs to be externally pulled high during normal operation. |
| TCK | Test clock | Provides the clock signal for the JTAG circuits. The maximum operating frequency is 10 MHz. This signal needs to be externally pulled low during normal operation. |

# Programação no Padrão JTAG






# ByteBlaster I – Interface LPT/JTAG





# ByteBlasterII – Interface LPT/JTAG

# Famílias ALTERA


| FAMÍLIA | NRO. MAX. GATES ($x10^3$) | OBS: |
|---|---|---|
| MAX 7000 | 10 | |
| FLEX 6000 | 24 | |
| ACEX | 150 | |
| FLEX 10K | 250 | |
| APEX | 1500 | |
| EXCALIBUR | 1000 | + Processador de 32 bits |

# Família FLEX 10K(EPF10K*xxx*)




- CPLD. Tecnologia SRAM.
- Baixo custo e baixo consumo de energia.
- Densidades de 10.000 a 250.000 portas utilizáveis.
  - 282 a 1500 flip-flops. 84 a 560 pinos.
- 3.3-V ou 5.0-V / Contadores de 16 bits até 125 MHz.
- Opera com velocidades do padrão PCI.
- Programado serialmente qdo energizado: memória externa ou dispositivo inteligente. Ex.: µProcessador.
- Pode ser reprogramado ***in flight*** (Tp < 100 ms).


# FLEX 10K(EPF10K*xxx*)



# FLEX10K - Arquitetura

- **IOE + LAB + EAB + Colunas e Linhas de Interconexão**
- **Cada elemento de I/O (IOE) contém buffers bi-direcionais e flip-flops para serem utilizados como registradores de entrada ou saída.**
- **Os LABs implementam circuitos lógicos básicos.**
- **Os EAB são memórias utilizadas como tal ou na implementação de circuitos lógicos mais sofisticados.**
- **A comunicação entre estas estruturas se dá através do roteamento de colunas e linhas que percorrem todo o CI.**

# FLEX10K - Bloco de Arranjo Lógico




# FLEX10K - Bloco de Arranjo Lógico

- Constituído por:
  - **barramento local para roteamento de sinais**
  - **oito LEs**
  - **canais de carry e de cascata**
  - **sinais de controle.**
- 4 sinais de controle

  **(Fonte: sinais de I/O, sinais globais, interconexão local)**

  - **2 Clocks**
  - **2 controles para Clear/Preset**

# FLEX10K - Elemento Lógico




# FLEX10K - Elemento Lógico

- O LE (Elemento Lógico), a célula lógica básica, constitui-se de:
  - Look-Up Table (LUT) com quatro entradas
  - Flip-flop programável
  - Canais de Carry e de Cascata
- A LUT resolve rapidamente funções booleanas de 4 entradas.
- O flip-flop pode operar nos modos D, T, JK ou SR, ou ser "bypassado" em implementação de circuitos puramente combinacionais.
- Os sinais de controle do flip-flop podem ser obtidos das entradas dedicadas ou de uma lógica interna

# FLEX10K - Elemento Lógico

- Os canais de Carry e de Cascata são trilhas rápidas (< 1ns) que conectam LEs sem usar as trilhas de propósito geral.
- Canal de Carry é utilizado na implementação de contadores e somadores de alta velocidade
- Canal de Cascata implementa funções de alto *fan-in,* através de E ou OU, com atraso < 1 ns.
- Conectam todas as LEs de um mesmo LAB e todos os LABs de uma linha.

# FLEX10K - Exemplo de Somador





Somador Completo com *n* bits

# FLEX10K - Canal de Cascata


- LUTs adjacentes podem ser usadas para computar porções de uma função e são conectadas serialmente pelo canal de Cascata
- Criado automaticamente pelo compilador
- Pode ser usado um `AND` lógico ou um `OR` lógico para conectar as saídas de LEs adjacentes
- Cada LE fornece quatro entradas adicionais com um atraso de 0,6 ns

# FLEX10K - Canal de Cascata





Operação AND

# FLEX10K - Canal de Cascata




Operação OR

# FLEX10K - Bloco de Arranjo Incrustrado




# FLEX10K - Bloco de Arranjo Incrustrado

- Utilizado para:
  - **implementação de memória;**
  - **funções lógicas específicas.**
- Cada EAB contém 2048 bits de memória.
- Podem ser combinados para formarem memórias de maior capacidade: (2048x1;1024x2;512x4;256x8)


# FLEX10K - Configuração

| Table 2. APEX 20K & FLEX 10K Configuration Schemes | | |
|---|---|---|
| **MSEL1** | **MSEL0** | **Configuration Scheme** |
| 0 | 0 | Configuration device or passive serial. |
| 1 | 0 | Passive parallel synchronous. |
| 1 | 1 | Passive parallel asynchronous. |



# FLEX10K - Configuração

***Figure 4. Configuration Device Scheme Timing Waveform***





*Notes:*

(1) DATA should not be left floating. It should be driven high or low, whichever is more convenient.

(2) For APEX 20K devices, the device enters user mode 40 clock cycles after CONF_DONE goes high. For FLEX 10K and FLEX 6000 devices, the device enters user mode 10 clock cycles after CONF_DONE goes high.

# Cyclone II FPGAs

*Figure 2–1. Cyclone II EP2C20 Device Block Diagram*



# Cyclone II FPGAs

- **Colunas e linhas conectam Blocos de Arranjo Lógico (LABs), Blocos de Memória e Multiplicadores.**
- **LABs: contêm 16 elementos logicos (LEs)**
- **LE: estrutura para implementar funções lógicas.**
- **M4K: Blocos de 4 kbits de memória *dual-port.* São organizados em colunas entre dados LABS.**
- **Cada bloco multiplicador pode implementar, à taxa de 250 MHz de desempenho, 1 multiplicador de 18x18 bits ou 2 de 9x9 bits.**

# Cyclone II FPGAs


- Características:
  - 4608 a 68416 elementos lógicos (LEs).
  - 622 pinos de I/O
  - Até 1.1 Mbits de memória.
  - Até 4 PLL
  - Até 16 clocks globais

OBS: PLL (**Phase-Locked Loop**): gera sinal que acompanha fase de sinal de referência.

# Cyclone II FPGAs - IOE

- Cada pino de I/O está conectado a IOE que se encontra na terminação das linhas e colunas do LAB.
- Cada IOE contém um buffer e 3 registradores para entrada, saída e saída com habilitação.

# Cyclone II FPGAs - IOE



# Cyclone II FPGAs - IOE

Para prevenir reflexões comuns em linhas de transmissão, dispositivos Cyclone II suportam casamento de impedância de, tipicamente, 25 ou 50 Ω

*Table 2–20. I/O Standards Supporting Series Termination* *Note (1)*

| I/O Standards | Target $R_S$ (Ω) | $V_{CCIO}$ (V) |
|---|---|---|
| 3.3-V LVTTL and LVCMOS | 25 *(2)* | 3.3 |
| 2.5-V LVTTL and LVCMOS | 50 *(2)* | 2.5 |
| 1.8-V LVTTL and LVCMOS | 50 *(2)* | 1.8 |
| SSTL-2 class I | 50 *(2)* | 2.5 |

**SSTL2 Stub Series Terminated Logic for 2.5v**

**http://www.interfacebus.com/SSTL_Logic_Interface.html**

# Cyclone II FPGAs - LAB


- Cada LAB contém:
  - 16 LEs
  - Sinais de controles
  - Cadeias de *carry* para os LEs
  - Cadeias de registradores
  - Interconexão local
- A interconexão local transfere sinais entre LEs do mesmo LAB.
- Cadeias de registradores transferem saída do registrador de um LE para LE adjacente no mesmo LAB.

# Cyclone II FPGAs - LE

- Registradores podem ser configurados como D, T, JK ou SR, possuindo entradas de clock, clock *enable* e *clear*.
- Podem ser configurados em dois modos: Normal (adequado para implementar circuitos lógicos combinacionais) e Aritmético (adequado para somadores, contadores, acumuladores e comparadores).
- Em modo Aritmético, o LE implementa um somador completo de dois bits com cadeia de vai-um (*carry chain*) básico.


# Cyclone II FPGAs – LE Normal

*Figure 2–3. LE in Normal Mode*



# Cyclone II FPGAs – LE Aritmético

*Figure 2–4. LE in Arithmetic Mode*



# Cyclone II FPGAs – Multiplicador


Blocos multiplicadores são otimizados para funções que requerem multiplicações intensivas como filtragem digital (FIR) e FFT.

Implementam, à taxa de 250-MHz de desempenho, 1 multiplicador de 18x18 bits ou 2 independentes de 9x9 bits.

Operandos podem ser com sinal ou sem sinal. Duas entradas (signa e signb) representam o sinal do operando.

# Cyclone II FPGAs – Multiplicador

*Figure 2–18. Multiplier Block Architecture*



# Cyclone II FPGAs – Memória


Os blocos M4K possuem as seguintes características:

- 4,608 bits de RAM
- 250-MHz performance

Podem ser utilizados para implementar:

- dual-port memory
- Simple dual-port memory
- Single-port memory
- FIFO buffer
- ROM

# Cyclone II FPGAs – DE2



# Cyclone II FPGAs – DE2

| Características | EP2C35 |
|---|---|
| LEs | 33216 |
| M4K RAM blocks | 105 |
| Embedded multipliers (18 x 18) | 35 |
| PLLs | 4 |
| Maximum user I/O pins | 475 |